威尼斯人棋牌-威尼斯欢乐娱人城-首页

一种测试fpga开发板的装置和方法

文档序号:6229218
专利名称:一种测试fpga开发板的装置和方法
技术领域
本发明涉及测试FPGA的技术,特别是指一种测试FPGA开发板的装置和方法。
背景技术
现场可编程门阵列(FPGA, Field Programmable Gate Array)开发板中包括两个FPGA芯片,每一个FPGA芯片通常具有4个单连座,两个FPGA芯片之间还可以通过4个互连座进行通信。现有技术存在如下问题:FPGA开发板中的管脚密集,间距小,非常容易出现焊接不良,而且FPGA开发板的金属弹片经过一段时间后会出现氧化,接触不良,影响整个FPGA开发板的功能。

发明内容
本发明要解决的技术问题是提供一种测试FPGA开发板的装置和方法,用于解决现有技术中,FPGA开发板中的管脚密集且间距小,容易出现焊接不良或者接触不良的缺陷。为解决上述技术问题,本发明的实施例提供一种测试FPGA开发板的装置,FPGA开发板包括FPGA芯片,装·置包括:LED灯板,包括多个LED灯,每一个LED灯的负端接地,且连接一个对应的LED管脚,LED灯在对应的LED管脚处于高电位时点亮;其中,LED管脚,用于与FPGA开发板中高速座的通信管脚电连接,其中,高速座的通信管脚与FPGA芯片的功能管脚对应电连接;测试单元,与FPGA开发板的JTAG 口连接,用于设置FPGA芯片的各个功能管脚的导通规律,根据与所述功能管脚和通信管脚对应的LED灯的亮灭得到功能管脚和通信管脚的导通情形。所述的装置中,LED灯板包括至少一个LED区域;每一个LED区域中,LED管脚的排列与高速座中对应的待测试区域中通信管脚的排列一致。所述的装置中,测试单元包括:第一测试模块,用于设置所有的功能管脚为高电位;或者,设置位于FPGA芯片的第一侧的功能管脚为高电位,同时,设置位于第二侧的功能管脚为低电位;第二测试模块,用于设置位于FPGA芯片的同一侧的相邻的功能管脚的电位相异。所述的装置中,所述测试单元,还用于测试级联的两块FPGA开发板时,与第二FPGA开发板的JTAG 口连接,第二 FPGA开发板的上方包括第一 FPGA开发板,第一 FPGA开发板通过互连座与第二 FPGA开发板级联形成互连FPGA开发板;LED灯板,与第一 FPGA开发板的高速座连接。所述的装置中,测试单元还包括:第三测试模块,用于设置第二 FPGA开发板的所有的功能管脚为高电位;或者,设置第二FPGA开发板的位于FPGA芯片的第一侧的功能管脚为高电位,同时,设置位于第二侧的功能管脚为低电位;第四测试模块,用于设置第二 FPGA开发板的位于FPGA芯片的同一侧的相邻的功能管脚的电位相异。所述的装置中,测试单元包括:第一测试结果判定模块,与第一测试模块连接,用于当功能管脚处于高电位,且对应的LED灯不亮时,判定该功能管脚处,或者与该功能管脚连接的通信管脚处有断路,当功能管脚处于高电位,且对应的LED灯闪烁时,判定该功能管脚处,或者与该功能管脚连接的通信管脚处有虚焊,第二测试结果判定模块,与第二测试模块连接,用于当相邻的功能管脚对应的LED灯始终点亮时,判定所述相邻的功能管脚处,或者与该功能管脚连接的相邻的通信管脚处有短路。 一种测试FPGA开发板的方法,FPGA开发板包括FPGA芯片,方法包括:在LED灯板中,设置每一个LED管脚连接一个对应的LED灯,全部LED灯的负端接地,LED灯在对应的LED管脚处于高电位时点亮;设置LED管脚的排列与FPGA开发板中高速座的通信管脚的排列一致,支撑与通信管脚实现电连接;将高速座的通信管脚与FPGA芯片的功能管脚对应电连接;通过FPGA开发板的JTAG 口设置FPGA芯片的各个功能管脚的导通规律。所述的方法中,将第一 FPGA开发板设置于第二 FPGA开发板的上方,并通过互连座与第二 FPGA开发板级联,形成互连FPGA开发板。所述的方法中,通过FPGA开发板的JTAG 口设置FPGA芯片的各个功能管脚的导通规律,具体包括:在第一测试场景中,设置所有的功能管脚为高电位;或者,在第二测试场景中,设置位于FPGA芯片的第一侧的功能管脚为高电位,同时,设置位于第二侧的功能管脚为低电位;或者,在第三测试场景中,设置位于FPGA芯片的同一侧的相邻的功能管脚的电位相异。 所述的方法中,在第一测试场景或者第二测试场景中,当功能管脚处于高电位,且对应的LED灯不亮时,该功能管脚处,或者与该功能管脚连接的通信管脚处有断路,当功能管脚处于高电位,且对应的LED灯闪烁时,该功能管脚处,或者与该功能管脚连接的通信管脚处有虚焊,在第三测试场景中,当相邻的功能管脚对应的LED灯始终点亮时,所述相邻的功能管脚处,或者与该功能管脚连接的相邻的通信管脚处有短路。本发明的上述技术方案的有益效果如下:LED灯板中LED管脚的排列与FPGA开发板中的通信管脚的排列一致,保证了能够对高速座的所有通信管脚进行测试,又通信管脚与FPGA芯片的功能管脚是一一对应的,当功能管脚根据导通规律在高电位与低电位之间切换时,LED灯板中对应于功能管脚的LED灯会点亮或灭掉,完成了对该处功能管脚/通信管脚是否接触良好的检测。


图1表示一种测试FPGA开发板的装置的结构示意图;图2表示LED灯板与LED灯连接的结构示意图;图3表示FPGA开发板中两个FPGA芯片通过互连座级联的结构示意图。
具体实施例方式为使本发明要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。本发明实施例提供一种测试FPGA开发板的装置,如图1所示,FPGA开发板包括FPGA芯片,装置包括:
LED灯板,包括多个LED管脚,每一个LED管脚连接一个对应的LED灯,全部LED灯的负端接地,LED灯在对应的LED管脚处于高电位时点亮;LED管脚的排列与FPGA开发板中高速座的通信管脚的排列一致,支撑与通信管脚实现电连接;高速座的通信管脚与FPGA芯片的功能管脚对应电连接;测试单元,与FPGA开发板的联合测试行动小组(JTAG,联合测试行动小组)口连接,用于设置FPGA芯片的各个功能管脚的导通规律。应用所提供的技术,LED灯板中LED管脚的排列与FPGA开发板中的通信管脚的排列一致,保证了能够对高速座的所有通信管脚进行测试,又通信管脚与FPGA芯片的功能管脚是一一对应的,当功能管脚根据导通规律在高电位与低电位之间切换时,LED灯板中对应于功能管脚的LED灯会点亮或灭掉,完成了对该处功能管脚/通信管脚是否接触良好的检测。每块待测的FPGA开发板上有两颗FPGA芯片,测试两颗FPGA芯片的功能管脚的方式有两种:采用单连座,与一颗FPGA芯片相连,挨个测试单连座的各个通信管脚;采用互连座,分别与两颗FPGA芯片(FPGA1和FPGA2)相连,这时需要分时测试。单连座和互连座统称为高速座,S卩,高速座包括单连座和互连座。如图1所示,FPGA板上的单连座和互连座均有120个通信管脚。LED灯板具有一个包含120个LED管脚的母头,母头可以插在单连座或互连座上;母头的每个LED管脚均电连接一个LED灯,LED灯通过电阻接地,当FPGA板上一个管脚的信号置高时,由于LED管脚与通信管脚是电连接的,因此与该通信管脚通过LED管脚相连的LED灯会点亮。分时测试过程中-测试单元通过FPGAl实行测试时,FPGA2断开控制,然后断开FPGA1,测试单元通过FPGA2实行测试,这是一个最简的测试系统,即一个双FPGA芯片的FPGA开发板+ —个LED灯板,能够将FPGAl和FPGA2通过互连座同时测试,若测试的结果表示正常,则表示两颗FPGA能够正常互连并工作。在一个优选实施例中,LED灯板包括至少一个LED区域,高速座中包括至少一个待测试区域;每一个LED区域中,LED管脚的排列与对应的待测试区域中管脚的排列一致。LED灯板中,LED区域的数目应用与FPGA开发板中划分的待测试区域的数目相符。不失一般性,将FPGA芯片的功能管脚分为三个部分,对应地,高速座也需要划分为三个待测试区域,每一个待测试区域中包含若干个通信管脚,这些通信管脚与FPGA芯片的功能管脚是一一对应的;LED灯板也相应的包括三个LED区域,可以分别称为:第一灯座、第二灯座和第三灯座。一个LED区域中,LED管脚的排列与对应的待测试区域中通信管脚的排列应当是一致的,又由于这些通信管脚与FPGA芯片的功能管脚是一一对应的,因此,实际上是同时测试了功能管脚和通信管脚的状态。测试单元用于存放控制代码,在控制代码中设置各个功能管脚的导通规律,通常,在控制代码中设置I代表高电位,设置O代表低电位; 导通规律包括:在一个测试周期内,在前半个周期,设置FPGA开发板中一部分或者全部的功能管脚为高电位,并在后半个周期,设置FPGA开发板中一部分或者全部的功能管脚为低电位,反之也然;进一步地,在前半个周期,规律性的设置FPGA开发板中第一部分的功能管脚为高电位,此时,剩余的第二部分功能管脚为低电位,并在后半个周期,规律性的设置FPGA开发板中第一部分的功能管脚为低电位,此时,剩余的第二部分功能管脚为低电位。测试单元与FPGA开发板的JTAG 口连接,包括不同的测试模块。在一个优选实施例中,测试单元包括:第一测试模块,用于设置所有的功能管脚为高电位;或者,设置位于FPGA芯片的第一侧的功能管脚为高电位,同时,设置位于第二侧的功能管脚为低电位;第二测试模块,用于设置位于FPGA芯片的同一侧的相邻的功能管脚的电位相异。若LED灯板中包括多个LED区域,高速座中包括对应数目多个待测试区域,则FPGA芯片对应着同样数目个功能管脚测试区。则第一测试模块,具体用于设置功能管脚测试区中所有的功能管脚为高电位;或者,设置功能管脚测试区中位于FPGA芯片的第一侧的所有的功能管脚为高电位,同时,设置位于第二侧的所有的功能管脚为低电位;或者,设置位于FPGA芯片的第二侧的功能管脚为高电位,同时,设置位于第一侧的功能管脚为低电位。第二测试模块,具体用于设置功能管脚测试区中位于FPGA芯片的同一侧的相邻的功能管脚的电位相异。采用第一测试模块,可以检测FPGA开发板的断路或者虚焊问题,若FPGA开发板存在断路的通信管脚/功能管脚,则无论给予高电位或者低电位,对应的LED灯均不会点亮。若FPGA开发板存在虚焊的通信管脚/功能管脚,则对应的LED灯在通信管脚/功能管脚处于高电位时会出现闪烁。第一测试模向所有的功能管脚同时写入高电位或低电位,若FPGA开发板没有任何故障,LED灯板上所有灯应当在同时处于高电位时同时点亮,以及在同时处于低电位时同时灭。或者,第一测试模块向第一侧的所有的功能管脚同时写入高电位,LED灯板上与第一侧对应的所有LED灯应当在同时处于高电位时同时点亮,与此同时,第一测试模块还需要向第二侧的所有的功能管脚同时写入低电位,LED灯板上与第二侧对应的所有LED灯应当在同时处于低电位时同时灭。FPGA开发板中,相邻的功能管脚有可能短路,此时若仍然采用第一测试模块,则因为所有的LED灯同时点亮和灭,无法发现短路故障,因此需要采用第二测试模块,周期性切换每个功能管脚的电位,以此判断FPGA开发板是否存在功能管脚间短路。通常短路的功能管脚发生在同侧相邻的功能管脚之间,因此第二测试模块中将同侧相邻的功能管脚置为不同的电位既可,例如,如图2所示,当功能管脚01为” I” (表示高电位)时,同侧相邻的功能管脚03置为”0” (表示低电位)。 在LED灯板上,测试开始后,若FPGA开发板没有短路缺陷和断路缺陷,功能管脚01和功能管脚03对应的LED灯应当是时刻一亮一灭。同侧的LED灯会交替亮灭,此时,周期性的将功能管脚的电位改变为相反状态, 则每个LED灯都会出现亮灭交替,即原来点亮的LED灯会灭,原来灭掉的LED灯会点亮。如图2所示,若FPGA开发板没有短路缺陷,功能管脚01和功能管脚03对应的LED灯应当是一亮一灭,当功能管脚Ol和功能管脚03之间短路时,两者的电位是时刻相同的,若任意一个功能管脚处于高电位,这时会发现两个功能管脚同时亮,而当这两个功能管脚状态反转时,因始终有一个功能管脚处于高电位,因此两个LED灯也始终点亮。如图2所示,当这两个功能管脚-功能管脚01或者功能管脚03断路时,断路的功能管脚对应的LED灯一直不亮。采用第一测试模块同样也可以检测到断路。上述实施例以功能管脚为例,描述了检测功能管脚是否存在焊接缺陷的工作原理,同理,由于高速座的通信管脚与FPGA芯片的功能管脚是一一对应的,因此实际上,检测高速座的通信管脚是否存在焊接缺陷的工作原理与在测试扩展的FPGA开发板的过程中,将多个FPGA开发板进行级联后,采用一个LED灯板测试两个FPGA开发板之间的互连座在连接时的导通情况,这一测试模式的前提是每层的FPGA开发板均完成了最小系统测试。以两层的FPGA开发板为例:将LED灯板放在顶层的FPGA开发板的互连座上,采用底层的FPGA开发板控制互连座处的电位,观测LED灯板的情况。在一个优选实施例中,如图3所示,第一 FPGA开发板位于第二 FPGA开发板的上方,通过互连座与第二 FPGA开发板级联形成互连FPGA开发板;LED灯板,与第一 FPGA开发板的高速座连接;所述测试单元,与第二 FPGA开发板的JTAG 口连接。通过互连座将第一 FPGA开发板和第二 FPGA开发板进行级联,将测试LED灯板放在第一 FPGA开发板之上,通过下层的第一 FPGA开发板控制互连FPGA开发板。

在一个优选实施例中,测试单元还包括:第三测试模块,用于设置第二 FPGA开发板的所有的功能管脚为高电位;或者,设置第二 FPGA开发板的位于FPGA芯片的第一侧的功能管脚为高电位,同时,设置位于第二侧的功能管脚为低电位;第四测试模块,用于设置第二 FPGA开发板的位于FPGA芯片的同一侧的相邻的功能管脚的电位相异。观测LED灯板的情况,LED灯出现的不正常现象表明存在连接/焊接故障,需要检测对应的高速座是否有老化、损坏或者接触不紧密的情况。本发明实施例提供一种测试FPGA开发板的方法,FPGA开发板包括FPGA芯片,方法包括:在LED灯板中,设置每一个LED管脚连接一个对应的LED灯,全部LED灯的负端接地,LED灯在对应的LED管脚处于高电位时点亮;设置LED管脚的排列与FPGA开发板中高速座的通信管脚的排列一致,支撑与通信管脚实现电连接;将高速座的通信管脚与FPGA芯片的功能管脚对应电连接;通过FPGA开发板的JTAG 口设置FPGA芯片的各个功能管脚的导通规律。 在LED灯板中,设置每一个LED管脚有一个对应的LED灯,全部LED灯的负端接地,其中,每一个LED灯在对应的LED管脚处于高电位时点亮;设置LED管脚的排列与FPGA开发板中高速座的通信管脚的排列一致,支撑与通信管脚实现电连接;
将高速座的通信管脚与FPGA芯片的功能管脚对应电连接;通过FPGA开发板的JTAG 口设置FPGA芯片的各个功能管脚的导通规律。在一个优选实施例中,将第一 FPGA开发板设置于第二 FPGA开发板的上方,并通过互连座与第二 FPGA开发板级联,形成互连FPGA开发板。在一个优选实施例中,通过FPGA开发板的JTAG 口设置FPGA芯片的各个功能管脚的导通规律,具体包括:在第一测试场景中,设置所有的功能管脚为高电位;或者,在第二测试场景中,设置位于高速座的第一侧的功能管脚为高电位,同时,设置位于第二侧的功能管脚为低电位;或者,在第三测试场景中,设置位于高速座的同一侧的相邻的功能管脚的电位相
巳在一个优选实施例中,在第一测试场景或者第二测试场景中,当功能管脚处于高电位,且对应的LED灯不亮时,该功能管脚处,或者与该功能管脚连接的通信管脚处有断路,当功能管脚处于高电位,且对应的LED灯闪烁时,该功能管脚处,或者与该功能管脚连接的通信管脚处有虚焊,在第三测试场景中,当相邻的功能管脚对应的LED灯始终点亮时,所述相邻的功能管脚处,或者与该功能管脚连接的相邻的通信管脚处有短路。采用本方案 之后的优势是:采用一个包含LED灯板的简单装置,LED灯板中LED管脚的排列与FPGA开发板中的通信管脚的排列一致,保证了能够对高速座的所有通信管脚进行测试,又通信管脚与FPGA芯片的功能管脚是一一对应的,当功能管脚根据导通规律在高电位与低电位之间切换时,LED灯板中对应于功能管脚的LED灯会点亮或灭掉,能测试出FPGA开发板可能出现的硬件连接故障,成本低,反映直观,操作简便。以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
权利要求
1.一种测试FPGA开发板的装置,其特征在于,FPGA开发板包括FPGA芯片, 装置包括: LED灯板,包括多个LED灯,每一个LED灯的负端接地,且连接一个对应的LED管脚,LED灯在对应的LED管脚处于高电位时点亮; 其中,LED管脚,用于与FPGA开发板中高速座的通信管脚电连接,其中,高速座的通信管脚与FPGA芯片的功能管脚对应电连接; 测试单元,与FPGA开发板的JTAG 口连接,用于设置FPGA芯片的各个功能管脚的导通规律,根据与所述功能管脚和通信管脚对应的LED灯的亮灭得到功能管脚和通信管脚的导通情形。
2.根据权利要求1所述的装置,其特征在于,LED灯板包括至少一个LED区域; 每一个LED区域中 ,LED管脚的排列与高速座中对应的待测试区域中通信管脚的排列—致。
3.根据权利要求1所述的装置,其特征在于,测试单元包括: 第一测试模块,用于设置所有的功能管脚为高电位;或者,设置位于FPGA芯片的第一侧的功能管脚为高电位,同时,设置位于第二侧的功能管脚为低电位; 第二测试模块,用于设置位于FPGA芯片的同一侧的相邻的功能管脚的电位相异。
4.根据权利要求3所述的装置,其特征在于, 所述测试单元,还用于测试级联的两块FPGA开发板时,与第二 FPGA开发板的JTAG 口连接,第二 FPGA开发板的上方包括第一 FPGA开发板,第一 FPGA开发板通过互连座与第二FPGA开发板级联形成互连FPGA开发板; LED灯板,与第一 FPGA开发板的高速座连接。
5.根据权利要求4所述的装置,其特征在于,测试单元还包括: 第三测试模块,用于设置第二 FPGA开发板的所有的功能管脚为高电位;或者,设置第二 FPGA开发板的位于FPGA芯片的第一侧的功能管脚为高电位,同时,设置位于第二侧的功能管脚为低电位; 第四测试模块,用于设置第二 FPGA开发板的位于FPGA芯片的同一侧的相邻的功能管脚的电位相异。
6.根据权利要求3所述的装置,其特征在于,测试单元包括: 第一测试结果判定模块,与第一测试模块连接,用于当功能管脚处于高电位,且对应的LED灯不亮时,判定该功能管脚处,或者与该功能管脚连接的通信管脚处有断路, 当功能管脚处于高电位,且对应的LED灯闪烁时,判定该功能管脚处,或者与该功能管脚连接的通信管脚处有虚焊, 第二测试结果判定模块,与第二测试模块连接,用于当相邻的功能管脚对应的LED灯始终点亮时,判定所述相邻的功能管脚处,或者与该功能管脚连接的相邻的通信管脚处有短路。
7.一种测试FPGA开发板的方法,其特征在于,FPGA开发板包括FPGA芯片, 方法包括: 在LED灯板中,设置每一个LED管脚连接一个对应的LED灯,全部LED灯的负端接地,LED灯在对应的LED管脚处于高电位时点亮;设置LED管脚的排列与FPGA开发板中高速座的通信管脚的排列一致,支撑与通信管脚实现电连接; 将高速座的通信管脚与FPGA芯片的功能管脚对应电连接; 通过FPGA开发板的JTAG 口设置FPGA芯片的各个功能管脚的导通规律。
8.根据权利要求7所述的方法,其特征在于, 将第一 FPGA开发板设置于第二 FPGA开发板的上方,并通过互连座与第二 FPGA开发板级联,形成互连FPGA开发板。
9.根据权利要求7或者8所述的方法,其特征在于,通过FPGA开发板的JTAG口设置FPGA芯片的各个功能管脚的导通规律,具体包括: 在第一测试场景中,设置所有的功能管脚为高电位; 或者,在第二测试场景中,设置位于FPGA芯片的第一侧的功能管脚为高电位,同时,设置位于第二侧的功能管脚为低电位; 或者,在第三测试场景中,设置位于FPGA芯片的同一侧的相邻的功能管脚的电位相巳
10.根据权利要求9所述的方法,其特征在于, 在第一测试场景或者第二测试场景中,当功能管脚处于高电位,且对应的LED灯不亮时,该功能管脚处,或者与该功 能管脚连接的通信管脚处有断路, 当功能管脚处于高电位,且对应的LED灯闪烁时,该功能管脚处,或者与该功能管脚连接的通信管脚处有虚焊, 在第三测试场景中,当相邻的功能管脚对应的LED灯始终点亮时,所述相邻的功能管脚处,或者与该功能管脚连接的相邻的通信管脚处有短路。
全文摘要
本发明实施例提供一种测试FPGA开发板的装置和方法,包括LED灯板,每一个LED灯的负端接地,连接一个对应的LED管脚,LED灯在对应的LED管脚处于高电位时点亮;LED管脚,用于与FPGA开发板中高速座的通信管脚电连接,其中,高速座的通信管脚与FPGA芯片的功能管脚对应电连接;测试单元,与FPGA开发板的JTAG口连接,用于设置FPGA芯片的各个功能管脚的导通规律,根据与功能管脚和通信管脚对应的LED灯的亮灭得到功能管脚和通信管脚的导通情形。当功能管脚根据导通规律在高电位与低电位之间切换时,LED灯板中对应于功能管脚的LED灯会点亮或灭掉,完成对该处功能管脚/通信管脚是否接触良好的检测。
文档编号G01R31/02GK103217618SQ20131013189
公开日2013年7月24日 申请日期2013年4月16日 优先权日2013年4月16日
发明者林艳芳 申请人:青岛中星微电子有限企业
再多了解一些
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1

威尼斯人棋牌|威尼斯欢乐娱人城

XML 地图 | Sitemap 地图