威尼斯人棋牌-威尼斯欢乐娱人城-首页

一种正弦插值方法、装置和高速数据采集设备与流程

文档序号:11112351
一种正弦插值方法、装置和高速数据采集设备与制造工艺

本发明涉及数字处理技术领域,特别涉及一种正弦插值方法、装置和高速数据采集设备。



背景技术:

数据插值技术广泛应用于图像处理、雷达成像、数字化测试仪器以及数据采集与处理系统等高速数据处理领域。随着数字信号处理技术的快速发展,数据处理速率也越来越高,传统的插值方法已不能满足现代数字信号处理中高速性、实时性的要求,如何实现高速数据流的高速实时插值已成为制约高速数字信号处理发展的重要因素。



技术实现要素:

鉴于上述问题,本发明提供了一种正弦插值方法、装置和高速数据采集设备,以解决现有技术对高速数据流的插值速度差、实时性不好的问题。

为达到上述目的,本发明的技术方案是这样实现的:

一方面,本发明提供了一种正弦插值方法,建立低通滤波器对应的多相滤波结构,并在所述多相滤波结构的每个分支上设置有锁存器,形成M级流水线结构;对所述M级流水线结构进行复制,形成N级并行的M级流水线结构;所述方法还包括:

利用补零插值器对原始信号进行补零的插值处理,得到补零正弦插值信号;

利用形成的成N级并行的M级流水线结构对补零正弦插值信号进行滤波处理,得到所述原始信号对应的正弦插值信号。

优选地,所述建立低通滤波器对应的多相滤波结构包括:

获得低通滤波器的冲击响应h(n),对获得的冲击响应h(n)进行Z变换,得到所述低通滤波器的系统函数

按照相位均匀划分的方式对得到的系统函数H(z)进行相位分解,得到所述低通滤波器的多相滤波结构

优选地,所述N级并行的M级流水线结构的传播延时为:

其中,Ccharge为实现所述N级并行的M级流水线结构的FPGA在单个时钟周期里充放电的电容,V0为电源电压,Vt为阈值电压,k为工艺参数的函数,β为大于0小于1的常数。

优选地,所述M级流水线结构为三级流水线结构,所述N级并行的M级流水线结构为三级并行的三级流水线结构。

另一方面,本发明提供了一种正弦插值装置,其特征在于,所述装置包括:

预处理单元,用于建立低通滤波器对应的多相滤波结构,并在所述多相滤波结构的每个分支上设置有锁存器,形成M级流水线结构;以及用于对所述M级流水线结构进行复制,形成N级并行的M级流水线结构;

补零插值单元,用于利用补零插值器对原始信号进行补零的插值处理,得到补零正弦插值信号;

优化处理单元,用于利用形成的成N级并行的M级流水线结构对补零正弦插值信号进行滤波处理,得到所述原始信号对应的正弦插值信号。

优选地,所述预处理单元包括:

Z变换模块,用于获得低通滤波器的冲击响应h(n),对获得的冲击响应h(n)进行Z变换,得到所述低通滤波器的系统函数

相位分解模块,用于按照相位均匀划分的方式对得到的系统函数H(z)进行相位分解,得到所述低通滤波器的多相滤波结构

优选地,所述N级并行的M级流水线结构的传播延时为:

其中,Ccharge为实现所述N级并行的M级流水线结构的FPGA在单个时钟周期里充放电的电容,V0为电源电压,Vt为阈值电压,k为工艺参数的函数,β为大于0小于1的常数。

优选地,所述M级流水线结构为三级流水线结构,所述N级并行的M级流水线结构为三级并行的三级流水线结构。

又一方面,本发明提供了一种高速数据采集设备,所述高速数据采集设备包括:数字处理器和显示单元,所述数字处理器包括模数转换芯片和上述技术方案提供的正弦插值装置。

优选地,所述高速数据采集设备为数字示波器。

本发明实施例的有益效果是:本发明通过预先建立插值所需的低通滤波器对应的多相滤波结构,结合流水线技术和并行处理技术得打N级并行的M级流水线结构,使得在原始信号进行补零插值处理后,利用N级并行的M级流水线结构对补零正弦插值信号进行滤波处理,提高数据插值处理速度,降低电路功耗,改善波形采样率。

附图说明

图1为实施例一提供的正弦插值方法得流程图;

图2为实施例一提供的低通滤波器的多相滤波结构示意图;

图3为图2中多相滤波结构的三级流水线结构示意图;

图4为图3中三级流水线结构对应的三级并行的三级流水线结构示意图;

图5为图4中三级并行的三级流水线结构的FPGA实现示意图;

图6为实施例二提供的正弦插值装置示意图;

图7为实施例三提供的高速数据采集设备示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。

首先,对本发明涉及的技术手段进行先容:

常用的数据插值方法主要有两类:一类是基于插值曲线的插值算法,如线性插值、多项式插值、样条曲线插值和高斯插值等;另一类是正弦插值。

其中,线性插值具有算法简单、易于硬件实现等特点被广泛应用于信号插值领域,但由于其插值原理的局限,只能用于采样率相对较高的场合,对于较低采样率下信号的插值恢复,线性插值技术难以实现;基于拉格朗日多项式插值算法和抛物线插值算法在较低采样率下仍具有良好的原始信号恢复特性,常用于波形的恢复和数据信号的重建,但相对于线性插值与正弦插值,其运算复杂度较高、硬件实现较复杂,因此常用于低速率数据流的插值;FIR正弦插值算法具有低采样率下良好的数据恢复特性、严格的线性相位、良好的稳定性和易于实现等特点而得到广泛应用;FIR正弦插值多项结构是FIR正弦插值算法的一种改进,多项结构的应用降低了FIR正弦插值算法的复杂度,节约了硬件资源,提升了数据处理速度。

流水线技术是一种在单个时钟周期可以有多条指令重叠实行的处理技术,流水线变换可以大幅缩短插值关键路径,从而可以提高时钟速度和运算速度,或者可以在同样速度下降低功耗。

并行处理涉及体系结构、算法映射、程序设计等技术,在数字信号处理中,一直是个研究热点。在并行处理中,多个输入在一个时钟周期内并行地计算。这样,有效处理速度提高到与并行级数相当的倍数。并行处理和流水线一样,也能用来降低功耗。

实施例一:

图1为本实施例提供的正弦插值方法的流程图,如图1所示,该方法包括:

S110,建立低通滤波器对应的多相滤波结构,并在多相滤波结构的每个分支上设置有锁存器,形成M级流水线结构;对M级流水线结构进行复制,形成N级并行的M级流水线结构。

由于低通滤波器的多相滤波结构能够有效地节省硬件资源,提升数据处理速度,且流水线技术通过缩短数据处理的关键路径能够提高数据处理速度,并行处理技术在一个时钟周期内并行地对数据进行处理也能够提高数据处理速度,流水线技术和并行处理技术可应用在多相滤波结构上,因此本实施例建立低通滤波器对应的多相滤波结构。

本实施例中的N级并行的M级流水线结构的传播延时为:

其中,Ccharge为实现N级并行的M级流水线结构的FPGA在单个时钟周期里充放电的电容,V0为电源电压,Vt为阈值电压,k为工艺参数的函数,β为大于0小于1的常数。

在本实施例一个实现方案中,通过下述方法建立低通滤波器对应的多相滤波结构:

获得低通滤波器的冲击响应h(n),对获得的冲击响应h(n)进行Z变换,得到所述低通滤波器的系统函数

按照相位均匀划分的方式对得到的系统函数H(z)进行相位分解,得到所述低通滤波器的多相滤波结构

其中,多相滤波结构还可以表示为

S120,利用补零插值器对原始信号进行补零的插值处理,得到补零正弦插值信号。

由于本步骤中得到的补零正弦插值信号中补入的零点在进行低通滤波时,与低通滤波器的冲击响应的乘法运算无意义,会严重降低差值速度,因此可以利用步骤S110中的N级并行的M级流水线结构对补零正弦插值信号进行滤波处理。

假设采样率为fs的原始信号x(n),则经过R倍零插值器插入R-1个零值,即可得到补零正弦插值信号xe(n):

补零正弦插值信号的采样率为Rfs。

S130,利用形成的成N级并行的M级流水线结构对补零正弦插值信号进行滤波处理,得到原始信号对应的正弦插值信号。

本实施例通过预先建立插值所需的低通滤波器对应的多相滤波结构,结合流水线技术和并行处理技术得打N级并行的M级流水线结构,使得在原始信号进行补零插值处理后,利用N级并行的M级流水线结构对补零正弦插值信号进行滤波处理,提高数据插值处理速度,降低电路功耗,改善波形采样率。

为了更加详细本发明的有益效果,通过本实施例的下述具体实现方案进行说明:

首先,在预处理阶段,对低通滤波器的冲击响应h(n)进行Z变换,得到低通滤波器的系统函数:

按照相位均匀划分的方式对得到的系统函数H(z)进行相位分解,得到低通滤波器的多相滤波结构为:

示例性地,上述L=4,即低通滤波器的多相滤波结构包括4个分支,则包括4个分支的多相滤波结构如图2所示。

其次,基于流水线技术对上述多相滤波结构进行处理。

对上述多相滤波结构,其FPGA实现的传播延时Tseq与其关键路径上各种MOS管栅极和杂散电容的充放电荷密切相关,传播延时和功耗的计算公式为

式子(3)中,Tseq为传播延时,Pseq为功耗,Ccharge表示在单个时钟周期里充放电的电容,V0是电源电压,Vt是阈值电压,k是工艺参数的函数。

而对于M级流水线结构通路,其关键路径近似缩短为原始路径长度的1/M,一个时钟周期内充放电电容减少为Ccharge/M,即总电容并没有变化。如果时钟频率f保持不变,在原来对电容Ccharge充放电的同样时间内,现在只需要对Ccharge/M进行充放电。这意味着,电源电压可以降低到βV0,β是一个小于1的常数。这样,M级流水线结构通路的传播延时和功耗的计算公式为

因此,流水线系统的功耗降低为原来的β2倍(0<β<1)。在相同频率下,可得传播延时Tseq=Tpip,其中,β可通过式子(3)和(4)求得。

图3为三级流水线结构示意图,通过加入三级流水线,多相滤波结构的每个滤波分支的路径近似变为原多相滤波结构的1/3,在相同频率下,其数据处理速度近似提高为原速率的3倍,功耗降低为原功耗的β2倍。

最后,基于并行处理技术对上述三级流水线结构进行复制,得到三级并行的三级流水线结构;并行处理技术是将单输入单输出结构(Simple Input Simple Output,SISO)变换为N级多输入多输出结构(Multiple-Input Multiple-Output,MIMO),该结构可将数据处理速度提高为原来的N倍。

流水线技术和并行技术均可以用来提高数据处理速度和降低功耗。同时使用这两种技术,运行速率的提高效果是流水线和并行技术单独使用效率的乘积;功耗降低的原理是一样的,即流水线降低一个时钟周期内充放电电容,而并行处理则增加对原电容的充电放电时钟周期,从而达到降低电源电压的目的。

基于流水线和并行技术的三级并行的三级流水线结构的传播延时为

图4为三级并行的三级流水线结构示意图,将多相滤波结构转换为三级多输入多输出结构。

假设本具体实现方案中,Ve=5V,Vt=0.6V,其数据处理速度近似提高为原速率的9倍,那么根据式(4)可计算出β约等于0.27,这表示功耗降低为原来的7.5%,从而大幅提高了数据插值滤波器的插值速率,降低了功耗。

需要说明是,在将上述三级并行的三级流水线结构是FPGA可实现的,如采用Xilinx FPGA的Virtex5开发平台,运用Xilinx、Matlab联合开发工具System Generator设计实现三级并行的三级流水线结构,其实现如图5所示。

运用System Generator将图5获得的三级并行的三级流水线结构编译生成VHDL代码,通过Xilinx FPGA集成开发环境Xilinx ISE Design Suite 12.1进行代码编译、仿真和测试验证,表1对原始的多相滤波结构与三级并行的三级流水线结构在硬件资源、关键路径和功耗进行对比分析:

表1

由表1可知,加入了三级流水线并行技术,虽然使用了较多的硬件资源,但却大幅缩短了系统关键路径,使得数据插值系统时钟可提高为原时钟的(5TM+2TA)/(TM+2TA)倍,大幅提高了系统插值的速率,同时降低了系统功耗;其中TM为乘法器延时,TA为加法器延时。

本实施例的插值方法可应用于高速数据采集设备,如数字示波器,眼图测试仪等需要高速数据采集及处理的设备。

实施例二:

基于与实施例一相同的技术构思,本实施例提供了一种正弦插值装置。

图6为本实施例提供的正弦插值装置示意图,如图6所示,该装置包括:

预处理单元61,用于建立低通滤波器对应的多相滤波结构,并在所述多相滤波结构的每个分支上设置有锁存器,形成M级流水线结构;以及用于对所述M级流水线结构进行复制,形成N级并行的M级流水线结构,优选地M级流水线结构为三级流水线结构,N级并行的M级流水线结构为三级并行的三级流水线结构。

其中,本实施例中N级并行的M级流水线结构的传播延时为:为实现所述N级并行的M级流水线结构的FPGA在单个时钟周期里充放电的电容,V0为电源电压,Vt为阈值电压,k为工艺参数的函数,β为大于0小于1的常数。

在本实施例的一个实现方案中,预处理单元61包括:

Z变换模块,用于获得低通滤波器的冲击响应h(n),对获得的冲击响应h(n)进行Z变换,得到所述低通滤波器的系统函数

相位分解模块,用于按照相位均匀划分的方式对得到的系统函数H(z)进行相位分解,得到所述低通滤波器的多相滤波结构

补零插值单元62,用于利用补零插值器对原始信号进行补零的插值处理,得到补零正弦插值信号。

优化处理单元63,用于利用形成的成N级并行的M级流水线结构对补零正弦插值信号进行滤波处理,得到所述原始信号对应的正弦插值信号。

本实施例通过预处理单元建立插值所需的低通滤波器对应的多相滤波结构,结合流水线技术和并行处理技术得打N级并行的M级流水线结构,利用补零插值单元对原始信号进行补零插值处理后,在利用优化处理单元的N级并行的M级流水线结构对补零正弦插值信号进行滤波处理,提高数据插值处理速度,降低电路功耗,改善波形采样率。

本发明装置实施例的各单元的具体工作方式可以参见本发明的方法实施例,在此不再赘述。

实施例三:

基于与实施例二相同的技术构思,本实施例提供了一种高速数据采集设备。

图7为本实施例提供的高速数据采集设备示意图,如图7所示,该高速数据采集设备包括:数字处理器71和显示单元72,数字处理器71包括模数转换芯片711和正弦插值装置712,其中正弦插值装置712的结构和功能与实施例二中的正弦插值装置相同,在此不再赘述。

本实施例优选地,上述高速数据采集设备为数字示波器。

参考图7所示,数字示波器的工作原理为:原始的模拟信号经示波器探头进入模数转换芯片711,完成模数转换,模数转换芯片711将采集到的模拟信号转换成高速、超高速数字信号,高速的数字信号进入正弦插值装置712进行插值滤波,插值滤波之后的数据进入显示单元72重建信号,显示原始波形。

综上所述,本发明提供了一种正弦插值方法、装置和高速数据采集设备,本发明通过预先建立插值所需的低通滤波器对应的多相滤波结构,结合流水线技术和并行处理技术得打N级并行的M级流水线结构,使得在原始信号进行补零插值处理后,利用N级并行的M级流水线结构对补零正弦插值信号进行滤波处理,提高数据插值处理速度,降低电路功耗,改善波形采样率。

以上所述仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等,均包含在本发明的保护范围内。

再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1

威尼斯人棋牌|威尼斯欢乐娱人城

XML 地图 | Sitemap 地图